MAX1132说明

MAX1132为200ksps、16位ADC。MAXQ2000可采用不同的时钟模式与MAX1132接口：包括8位、16位或两者组合。为使ADC性能最优，在开发的初始阶段决定采采用何种模式非常重要。显然，每帧包括16个时钟周期的16位ADC应采用16位模式；然而，在ADC采用每帧包括24个时钟周期的特定情况下，必须仔细评估SPI时钟模式。本应用笔记提供了采用8位、16为及两者组合模式的测试结果，根据结果可以看出在MAX1132采用24时钟帧格式时，使用组合模式可获得最佳性能。

硬件说明

该应用电路采用MAX1132评估板和MAXQ2000评估板实现。

图1所示为MAX1132评估板原理图，图2给出了系统的配置图。为连接MAX1132评估板与MAXQ2000评估板，将MAX1132评估板上的SCLK、/CS、DOUT和DIN引脚连接至MAXQ2000评估板，如图2所示。另外，在评估板上的AV_DD和AGND端口接入一个+5V电源。评估板的JU1的必须安装在1–2 (ON)位置。在JU2上连接最高+12V的模拟信号，其它跳线开路。为保证系统正常工作，MAXQ2000评估板的SW3必须关闭。

图1. MAX1132评估板原理图

图2. 用于评估不同SPI时钟模式的硬件系统框图。

分析

最简单、最灵活的SPI时钟模式是8位模式，因为3个字节非常适合24时钟帧格式，而MAX1132正好需要24个时钟完成数据帧的传输。发送至从机的最高字节用作控制字(0x80)。其中最高位通知从机开始转换，因此非常重要(控制字格式请参考MAX1132数据资料)。两个低字节是从ADC接收到的数据。理想情况下，MAXQ2000的SPI串口时钟工作在4MHz，ADC的最高采样速率应可达到166.67ksps左右。表1所示为分配给每路ADC信号的示波器通道。

表1. 示波器通道分配

Channel	Signal
1	CS-bar
2	SCLK
3	DIN
4	DOUT

 

在8位模式下，MAX1132的采样速率约为63.7ksps。该速率低于所要求采样速率，因为串行时钟包括下述延迟：SCLK变高时/CS拉低，一组时钟转变到下一组时钟，/CS变高时SCLK拉低，以及在另一次采用开始之前/CS保持高电平(图3)。

图3. 8位模式下采样示例

当SPI时钟为16位模式时，需要两组16个时钟(总共32个时钟)。第一个16个时钟的高字节为微控制器发出的控制字，接下来的字节为从ADC接收到的数据的高字节。在第二个16个时钟内，数据的低字节是从ADC接收到的。这一帧当中剩余的8个时钟在传输连续数据时必须采用同样的速率。图4所示采样速率为63.7ksps，与8位模式下速率相同。

图4. 16位模式下采样示例

更好的方法是首先采用8位SPI模式发送控制字节，然后切换到16位SPI时钟模式接收从ADC得到的采样数据(图5)。这样做的优点是不用将数据分别分割到不同的时钟组，并且不会浪费任何时钟周期。在组合模式下，采样速率为70.4ksps，高于8位模式和16位模式速率。

图5. 组合模式下的实例，即采用8位模式发送控制字节，然后采用16位模式接收ADC的采样数据

上述实例中，采集到的数据可采用表2时间表归纳。组合模式是获取MAX1132最佳性能的理想选择。该模式采用最少的时钟组，单帧时钟数最少。分别采用8位模式或16位模式时均达不到组合模式的采样速率。

表2. 不同时钟模式下，单采样周期的延时

Interval	Sample Time, 8-Bit Mode	Sample Time, 16-Bit Mode	Sample Time, Combination Mode
CS-bar low to SCLK high	560ns	760ns	960ns
Between 1st and 2nd clock sets	2.32µs	3.20µs	2.36µs
Between 2nd and 3rd clock sets	3.12µs	—	—
SCLK low to CS-bar high	2.52µs	2.60µs	3.60µs
CS-bar high	1.48µs	1.44µs	1.48µs
Clock time (1/SCLK x clocks/frame)	6.0µs	8.0µs	6.0µs
Approximate total for one sample	15.7µs = 63.7ksps	15.7µs = 63.7ksps	14.2µs = 70.4ksps

 

固件说明

C程序文件 (在用于MAXQ的IAR Embedded Workbench环境下编写并编译)允许MAXQ2000 SPI接口采用组合模式与MAX1132进行通信。MAXQ2000的系统时钟为16MHz时，SPI的串行时钟为4MHz。